검색

검색결과 상세 정보

  • HOME
  • 검색결과 상세 정보

(ALTERA quartus 2를 사용한)디지털 논리회로설계

이승호

책이미지
(ALTERA quartus 2를 사용한)디지털 논리회로설계
서평쓰기
서평쓰기
책이미지

QRcode

QR Code
QRcode 사용방법
QRcode 사용방법
QR코드 정의
사각형의 가로세로 격자무늬에 다양한 정보를 담고 있는 2차원(매트릭스)형식의 코드로 스마트폰으로 QR코드를 스캔하면 각종 정보를 제공 받을 수 있습니다.
QR코드 인식프로그램
스마트폰 마켓에 들어가면 'QR코드 스캔 프로그램'을 검색해 무료 어플을 다운받아 사용하시면 됩니다.
도서정보 QR코드 이용하기
도서 상세정보에서 QR코드를 스캔하면, 모바일 웹페이지로 연결되어 해당 도서의 상세정보 및 소장정보 등을 확인 할 수있습니다.
닫기
상세정보
자료유형단행본
서명/저자사항(ALTERA quartus 2를 사용한)디지털 논리회로설계/ 이승호 지음
개인저자이승호
발행사항서울: 한티미디어, 2009
형태사항xxvi, 1030p.: 삽도; 25cm
ISBN9788964210024
서지주기찾아보기: p. 1023-1030
분류기호621.395
언어한국어

소장정보

서비스 이용안내
  • 보존서고도서 신청보존서고도서 신청
  • 인쇄인쇄
메세지가 없습니다
No. 등록번호 청구기호 소장처 도서상태 반납예정일 예약 서비스 CD-NET
1 EM80256 621.395 이58ㄷ 2층 제1자료열람실/2층 일반도서서가 대출가능
인쇄 이미지
2 EM80257 621.395 이58ㄷ c.2 2층 제1자료열람실/2층 일반도서서가 대출가능
인쇄 이미지

초록

『디지털 논리회로설계』는 ALTERA MAX+Plus ||를 사용한 디지털논리회로 설계의 개정판으로 전판보다 더 풍부한 실습예제를 보안하여 전문대학 또는 대학의 학부 과정의 실습에 실용적인 교재이다.

목차

목차 일부

Chapter 01 ALTERA Quartus Ⅱ 개요
Chapter 02 ALTERA Quartus II Schematic Editor
Chapter 03 ALTERA Quartus II Compiler
Chapter 04 ALTERA Quartus II Simulator
Chapter 05 ALTERA Quartus II Timing Analyz...

목차 전체

Chapter 01 ALTERA Quartus Ⅱ 개요
Chapter 02 ALTERA Quartus II Schematic Editor
Chapter 03 ALTERA Quartus II Compiler
Chapter 04 ALTERA Quartus II Simulator
Chapter 05 ALTERA Quartus II Timing Analyzer
Chapter 06 HBE-COMBO II 트레이닝 키트의 사용법 
Chapter 07 Schematic Editor를 사용하여 설계한 4비트 2진 덧셈기를 HBE-COMBO II 트레이닝 키트의 led로 출력하기
Chapter 08 Schematic Editor를 사용하여 설계한 4비트 2진 덧셈기를 HBE-COMBO II 트레이닝 키트의 7-segment로 출력하기
Chapter 09 Schematic Editor를 사용하여 설계한 4비트 2진 덧셈기를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기
Chapter 10 Schematic Editor를 사용하여 설계한 4비트 2진 뺄셈기(2의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 led로 출력하기
Chapter 11 Schematic Editor를 사용하여 설계한 4비트 2진 뺄셈기(2의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 7-segment로 출력하기
Chapter 12 Schematic Editor를 사용하여 설계한 4비트 2진 뺄셈기(2의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기
Chapter 13 Schematic Editor를 사용하여 설계한 4비트 2진 뺄셈기(1의 보수 사용)를  HBE-COMBO II 트레이닝 키트의 led로 출력하기
Chapter 14 Schematic Editor를 사용하여 설계한 4비트 2진 뺄셈기(1의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 7-segment로 출력하기
Chapter 15 Schematic Editor를 사용하여 설계한 4비트 2진 뺄셈기(1의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기
Chapter 16 Schematic Editor를 사용하여 설계한 4비트 2진 곱셈기를 HBE-COMBO II 트레이닝 키트의 led로 출력하기
Chapter 17 Schematic Editor를 사용하여 설계한 4비트 2진 곱셈기를 HBE-COMBO II 트레이닝 키트의 7-segment로 출력하기
Chapter 18 Schematic Editor를 사용하여 설계한 4비트 2진 곱셈기를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기
Chapter 19 ALTERA Quartus II의 VHDL 문법과 실습
Chapter 20 VHDL을 사용하여 설계한 4비트 2진 덧셈기를 HBE-COMBO II 트레이닝 키트의 led로 출력하기
Chapter 21 VHDL을 사용하여 설계한 4비트 2진 덧셈기를 HBE-COMBO II 트레이닝 키트의 7-segment로 출력하기
Chapter 22 VHDL을 사용하여 설계한 4비트 2진 덧셈기를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기
Chapter 23 VHDL을 사용하여 설계한 4비트 2진 뺄셈기(2의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 led로 출력하기
Chapter 24 VHDL을 사용하여 설계한 4비트 2진 뺄셈기(2의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 7-segment로 출력하기
Chapter 25 VHDL을 사용하여 설계한 4비트 2진 뺄셈기(2의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기
Chapter 26 VHDL을 사용하여 설계한 4비트 2진 뺄셈기(1의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 led로 출력하기
Chapter 27 VHDL을 사용하여 설계한 4비트 2진 뺄셈기(1의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 7-segment로 출력하기
Chapter 28 VHDL을 사용하여 설계한 4비트 2진 뺄셈기(1의 보수 사용)를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기
Chapter 29 VHDL을 사용하여 설계한 4비트 2진 곱셈기를 HBE-COMBO II 트레이닝 키트의 led로 출력하기
Chapter 30 VHDL을 사용하여 설계한 4비트 2진 곱셈기를 HBE-COMBO II 트레이닝 키트의 7-segment로 출력하기
Chapter 31 VHDL을 사용하여 설계한 4비트 2진 곱셈기를 HBE-COMBO II 트레이닝 키트의 vfd로 출력하기

찾아보기

청구기호 Browsing

서평 (0 건)

*주제와 무관한 내용의 서평은 삭제될 수 있습니다.
  서평 제목에는 특수기호 사용을 제한합니다.

서평추가

서평추가
별점
별0점
  • 별5점
  • 메세지가 없습니다
  • 별4점
  • 메세지가 없습니다
  • 별3점
  • 메세지가 없습니다
  • 별2점
  • 메세지가 없습니다
  • 별1점
  • 메세지가 없습니다
  • 별0점
제목입력
본문입력

태그

태그추가


15328 경기도 안산시 상록구 안산대학로 155 (일동) Tel. 031)400-7071~4 Fax. 031)400-7075